در مهندسی کامپیوتر ،کامپیوتر، '''سنتز منطق''' فرایندی است که طی آن مشخصات انتزاعی رفتار [[مدار الکترونیکی|مدار]] مورد نظر ،نظر، معمولاً در سطح انتقال ثبات (RTL) ، از نظر [[دروازه منطقی| دروازه هایدروازههای منطقی]] ، به طوربهطور معمول توسط یک [[برنامه (رایانه)|برنامه رایانه ای]] به نام ''a synthesis tool'' ، به یک پیاده سازیپیادهسازی طراحی تبدیل می شودمیشود. نمونه هاینمونههای متداول این فرآیندفرایند شامل سنتز طراحی هایطراحیهای مشخص شده در [[زبان توصیف سختافزار| زبان هایزبانهای توصیف سخت افزارسختافزار]] ، از جمله [[ویاچدیال|VHDL]] و Verilog است . <ref>{{Cite web|url=https://ocw.mit.edu/courses/electrical-engineering-and-computer-science/6-884-complex-digital-systems-spring-2005/lecture-notes/l05_synthesis.pdf|title=Synthesis:Verilog to Gates}}</ref> برخی از ابزارهای سنتز برای [[قطعه منطقی قابلبرنامهریزی| دستگاههایدستگاههای منطقی قابل برنامه ریزیبرنامهریزی]] مانند PAL یا [[مدار مجتمع دیجیتال برنامهپذیر|FPGA]] جریانهای [[جریان بیت|بیت]] ایجاد می کنند ،میکنند، در حالی که برخی دیگر ایجاد [[مدارهای مجتمع با کاربرد خاص|ASIC را]] هدف قرار می دهندمیدهند. سنتز منطق یکی از جنبه هایجنبههای [[خودکارسازی طراحی الکترونیکی|اتوماسیون طراحی الکترونیکی]] است. ▼
▲در مهندسی کامپیوتر ، '''سنتز منطق''' فرایندی است که طی آن مشخصات انتزاعی رفتار [[مدار الکترونیکی|مدار]] مورد نظر ، معمولاً در سطح انتقال ثبات (RTL) ، از نظر [[دروازه منطقی|دروازه های منطقی]] ، به طور معمول توسط یک [[برنامه (رایانه)|برنامه رایانه ای]] به نام ''a synthesis tool'' ، به یک پیاده سازی طراحی تبدیل می شود. نمونه های متداول این فرآیند شامل سنتز طراحی های مشخص شده در [[زبان توصیف سختافزار|زبان های توصیف سخت افزار]] ، از جمله [[ویاچدیال|VHDL]] و Verilog است . <ref>{{Cite web|url=https://ocw.mit.edu/courses/electrical-engineering-and-computer-science/6-884-complex-digital-systems-spring-2005/lecture-notes/l05_synthesis.pdf|title=Synthesis:Verilog to Gates}}</ref> برخی از ابزارهای سنتز برای [[قطعه منطقی قابلبرنامهریزی|دستگاههای منطقی قابل برنامه ریزی]] مانند PAL یا [[مدار مجتمع دیجیتال برنامهپذیر|FPGA]] جریانهای [[جریان بیت|بیت]] ایجاد می کنند ، در حالی که برخی دیگر ایجاد [[مدارهای مجتمع با کاربرد خاص|ASIC را]] هدف قرار می دهند. سنتز منطق یکی از جنبه های [[خودکارسازی طراحی الکترونیکی|اتوماسیون طراحی الکترونیکی]] است.
== تاریخچه سنتز منطق ==
ریشه هایریشههای سنتز منطق را می توانمیتوان در رفتار منطق توسط [[جرج بول|جورج بول]] (1815۱۸۱۵ تا 1864۱۸۶۴) ، در آنچه که امروزه [[جبر بولی|جبر بولین]] نامیده می شود ،میشود، جستجو کرد. در سال 1938 ،۱۹۳۸، [[کلود شانون]] نشان داد که [[جبر بولی|جبر بولین]] (دو ارزشی) می تواندمیتواند عملکرد مدارهای سوئیچینگ(switching) را توصیف کند. در روزهای اولیه ،اولیه، '''طراحی منطق''' شامل دستکاری در نمایش [[جدول ارزش|جدول حقیقت]] به عنوان [[نقشه کارنو|نقشه هاینقشههای کارنو]] بود . به حداقل رساندن منطق مبتنی بر نقشه Karnaugh با مجموعه ای از قوانین در مورد چگونگی ترکیب ورودی هاورودیها در نقشه هانقشهها انجام می شودمیشود. یک طراح انسانی معمولاً فقط می تواندمیتواند با نقشه هاینقشههای Karnaugh کار کند که شامل حداکثر چهار تا شش متغیر است.
اولین گام به سمت خودکارسازی حداقل سازی منطقی ،منطقی، معرفی [[الگوریتم کوین-مککلاسکی|الگوریتم Quine – McCluskey]] بود که می تواندمیتواند در رایانه پیاده سازیپیادهسازی شود. این روش دقیق به حداقل رساندن مفهوم تأثیرگذارهای اصلی و حداقل هزینه هاهزینهها را پوشش می دهدمیدهد که می تواندمیتواند سنگ بنای حداقل سازی دو سطح باشد. امروزه ،امروزه، کمینه ساز منطقی اکتشافی بسیار کارآمدتر Espresso به ابزاری استاندارد برای این عملیات تبدیل شده استشدهاست. {{بهروز|date=May 2017|reason=This correctly describes the situation around 1995. We need to expand this to include the changes of the past twenty years, however.}} زمینه دیگر تحقیقات اولیه در زمینه به حداقل رساندن حالت و رمزگذاری [[ماشین حالات متناهی|ماشین هایماشینهای حالت محدود]] (FSM) بود ،بود، وظیفه ای که موجب آزار طراحان بود. کاربردهای سنتز منطق اساساً در طراحی رایانه دیجیتال است. از این رو ،رو، [[آزمایشگاههای بل|آزمایشگاه هایآزمایشگاههای]] [[آیبیام|IBM]] و [[آزمایشگاههای بل|Bell]] نقشی محوری در اتوماتی کردن اولیه سنتز منطق داشتند. تکامل از اجزای [[دروازه منطقی|منطق گسسته]] به آرایه هایآرایههای منطقی قابل برنامه ریزیبرنامهریزی (PLA) ، نیاز به حداقل رساندن دو سطح کارآمد را افزایش میدهد ،میدهد، زیرا به حداقل رساندن اصطلاحات در یک نمایش دو سطح ،سطح، سطح منطقه را کاهش می دهدمیدهد.
با این وجود ،وجود، مدارهای منطقی دو سطح در طراحی [[یکپارچهسازی کلانمقیاس|یکپارچه سازی در مقیاس بسیار بزرگ]] (VLSI) از اهمیت محدودی برخوردارند. در بیشتر طرح هاطرحها از چندین سطح منطق استفاده می شودمیشود. در واقع ،واقع، تقریباً هر نمایش مدار در RTL یا توصیف رفتاری ،رفتاری، نمایش چند سطح است. سیستم اولیه ای که برای طراحی مدارهای چند سطحی مورد استفاده قرار گرفت ،گرفت، LSS از IBM بود. از تحولات محلی برای ساده سازیسادهسازی منطق استفاده کرد. کار بر روی LSS و کامپایلر Yorktown Silicon باعث پیشرفت سریع تحقیقات در سنتز منطق در دهه 1980۱۹۸۰ شد. چندین دانشگاه با در دسترس قرار دادن تحقیقات خود به مردم کمک کردند ،کردند، به ویژه SIS از [[دانشگاه کالیفرنیا، برکلی|دانشگاه کالیفرنیا ، برکلی]] ، RASP از [[دانشگاه کالیفرنیا، لس آنجلس|دانشگاه کالیفرنیا ، لس آنجلس]] و BOLD از [[دانشگاه کلرادو بولدر|دانشگاه کلرادو ،کلرادو، بولدر]] . طی یک دهه ،دهه، این فناوری به محصولات سنتز منطق تجاری که توسط شرکتهای اتوماسیون طراحی الکترونیکی ارائه شده است ،شدهاست، مهاجرت کرد.
== عناصر منطقی ==
''طراحی منطقی'' گامی در چرخه طراحی استاندارد است که در آن طراحی عملکردی یک [[مدار الکترونیکی]] به نمایشی تبدیل می شودمیشود که [[جبر بولی|عملیات منطقی]] ، [[حساب|عملیات حساب]] ، [[کنترل جریان|جریان کنترل]] و غیره را ضبط می کندمیکند. خروجی معمول این مرحله توصیف RTL است . طراحی منطق معمولاً با مرحله [[طراحی مدار]] دنبال می شود میشود. در [[خودکارسازی طراحی الکترونیکی|طراحی]] مدرن [[خودکارسازی طراحی الکترونیکی|اتوماسیون ،]] بخشهایی از طراحی منطقی ممکن است بر اساس توصیف رفتاری مدار با استفاده از ابزار سنتز سطح بالا ،بالا، خودکار شوند.
[[پرونده:Baops.gif|چپ|بندانگشتی|450x450پیکسل| نمایش هاینمایشهای مختلف عملیات بولین]]
عملیات منطقی معمولاً از عملیات boolean AND ،, OR ،, XOR و NAND تشکیل شده و اساسی تریناساسیترین اشکال عملیات در یک مدار الکترونیکی است. عملیات حسابی معمولاً با استفاده از عملگرهای منطقی اجرا می شودمیشود.
== سنتز یا رفتار رفتاری سطح بالا ==
با هدف افزایش بهرهبهرهوری وریطراح، طراح ، تلاش هایتلاشهای تحقیقاتی در زمینه ساخت مدارهای مشخص شده در سطح رفتاری منجر به ظهور راه حل هایحلهای تجاری در سال 2004 شده است۲۰۰۴ شدهاست که برای طراحی پیچیده ASIC و FPGA استفاده می شوندمیشوند. این ابزار به طوربهطور خودکار مدارهایی را که با استفاده از زبان هایزبانهای سطح بالا مشخص می شوند ،میشوند، مانند ANSI C++ / C یا SystemC ،SystemC، به مشخصات انتقال سطح ثبت (RTL) ، که می تواندمیتواند به عنوان ورودی به جریان سنتز منطقی سطح دروازه استفاده شود ،شود، ترکیب می کنندمیکنند. با استفاده از سنتز سطح بالا ،بالا، همچنین به عنوان سنتز ESL شناخته می شود ،میشود، تخصیص کار به چرخه هایچرخههای ساعت و در تمام اجزای سازه ای ،ای، مانند ALU هایALUهای نقطه شناور ،شناور، توسط کامپایلر با استفاده از روش بهینه سازیبهینهسازی انجام می شود ،میشود، در حالی که با سنتز منطقی RTL (حتی از نظر رفتاری Verilog یا VHDL ،VHDL، جایی که یک رشته اجرا می تواندمیتواند چندین خواندن و نوشتن را برای یک متغیر در یک چرخه ساعت انجام دهد) آن تصمیمات تخصیص قبلاً گرفته شده استشدهاست.
== منابع ==
* ''کتاب الکترونیکی اتوماسیون طراحی الکترونیکی برای مدارهای مجتمع'' ، توسط Lavagno ،, Martin ،Martin، و Scheffer ،{{شابک| 0۰- 8493۸۴۹۳- 3096۳۰۹۶- 3۳}} بررسی زمینه [[خودکارسازی طراحی الکترونیکی|اتوماسیون طراحی الکترونیکی]] . خلاصه فوق با مجوز ،مجوز، از جلد 2 ،۲، فصل 2 ،۲، ''سنتز منطق'' توسط سونیل خاتری و نارندرا شنوی گرفته شده استشدهاست. ▼
* ''رویکردی سازگار در سنتز منطق برای معماری FPGA'' ، تالیفتألیف بورگون لوک ،لوک، گرینر آلن و پرادو لوپس ایودز ،ایودز، مجموعه مقالات کنفرانس بین المللیبینالمللی Asic (ASICON) ، پکن ،پکن، اکتبر 1994 ،۱۹۹۴، صص. 104–107 ۱۰۴–۱۰۷. ▼
▲* ''کتاب الکترونیکی اتوماسیون طراحی الکترونیکی برای مدارهای مجتمع'' ، توسط Lavagno ، Martin ، و Scheffer ،{{شابک|0-8493-3096-3}} بررسی زمینه [[خودکارسازی طراحی الکترونیکی|اتوماسیون طراحی الکترونیکی]] . خلاصه فوق با مجوز ، از جلد 2 ، فصل 2 ، ''سنتز منطق'' توسط سونیل خاتری و نارندرا شنوی گرفته شده است.
▲* ''رویکردی سازگار در سنتز منطق برای معماری FPGA'' ، تالیف بورگون لوک ، گرینر آلن و پرادو لوپس ایودز ، مجموعه مقالات کنفرانس بین المللی Asic (ASICON) ، پکن ، اکتبر 1994 ، صص. 104–107.
[[رده:خودکارسازی طراحی الکترونیکی]]
[[رده:الکترونیک دیجیتال]]
|