قاعده رنت

قاعدهٔ رنت (به انگلیسی: Rent's rule) یک قانون تجربی بر مبنای مشاهدهٔ طراحی‌های قبلی است که رابطهٔ بین تعداد پایانه‌های سیگنال و تعداد دروازه‌های منطقی درون یک تراشه را بیان می‌کند. این رابطه را می‌توان به صورت زیر بیان کرد:^[۱]

$T=kN_{g}^{p}$

که در آن k و p به ترتیب ثابت رنت و توان رنت هستند. N_g تعداد دروازه‌ها و T تعداد پایانه‌های سیگنال است. این قاعده نخستین بار در دههٔ ۱۹۶۰ میلادی بدست ریچارد رنت از شرکت آی‌بی‌ام مطرح شد. او نتایج تحقیقات خود را به صورت یادداشت‌های غیررسمی داخلی نوشت و هرگز منتشر نکرد، اما محققان پس از او اعتبار نتایجش را تأیید کردند. رنت که رابطهٔ بین تعداد پایه‌های ورودی/خروجی، تعداد اجزای به کار رفته روی مدار چاپی و تعداد ارتباطات بین اجزای مدار بود به رابطهٔ ریاضی بین آن‌ها دست یافت.^[۲]

$N=k\times G^{e}$

در این رابطه N تعداد سیگنال‌های ورودی/خروجی در یک بخش فرضی یا گروهی از افزاره‌ها، k متوسط تعداد سیگنال‌های ورودی/خروجی در هر وسیله، G تعداد افزاره‌های موجود در بخش و e مقداری بین ۰٫۵ نا ۰٫۷ است.

رنت در دو سری یادداشتش در آی‌بی‌ام نشان داد که اگر منحنی لگاریتمی تعداد پایه‌ها نسبت به تعداد مدارها، در مدارهای منطقی ساخته‌شده توسط آی‌بی‌ام رسم شوند، یک منحنی تقریباً خطی به دست می‌آید و رابطهٔ زیر را می‌توان بین آن‌ها بیان کرد:^[۳]

$Log\ K=Log(k)+Log\ N+p$

که در آن K تعداد سیم‌های گذرنده از یک بلوک، N تعداد گره‌ها، p توان رنت با مقداری بین ۰٫۵۵ تا ۰٫۸۵، و k ثابت تناسب است.

کاربرد ویرایش

میزان سیم‌کشی‌های مورد نیاز و تعداد پایانه‌ها از عوامل بسیار مهم در هزینهٔ تمام‌شدهٔ بسته‌های میکروالکترونیکی هستند که می‌توان از قاعدهٔ رنت در محاسبات آن استفاده کرد.^[۴] این قاعده که در طراحی‌های واقعی بسیاری مشاهده شده در طراحی وی‌ال‌اس‌آی کاربردهای گسترده‌ای دارد و با استفاده از آن می‌توان طول سیم مورد نیاز را پیش‌بینی کرد و تخمین زد.^[۵]

جستارهای وابسته ویرایش

منابع ویرایش

↑ Xie, Cong and Sapatnekar, 3-D Integrated Circuit Design, 263.
↑ Berger, Hardware and Computer Organization, 427.
↑ Seshan, Handbook of Thin Film Deposition, 37.
↑ Tummala, Rymaszewski and Klopfenstein, Microelectronics Packaging Handbook: Semiconductor packaging, 11-22.
↑ Lu, Du and Sapatnekar, Layout Optimization in VLSI Design, 68.

Lu, Bing; Du, Ding-Zhu; Sapatnekar, S. (2001). Layout Optimization in VLSI Design (به انگلیسی). Springer. Retrieved 2013-05-26.
Tummala, R. R.; Rymaszewski, E. J.; Klopfenstein, Alan-G (1997). Microelectronics Packaging Handbook: Semiconductor packaging (به انگلیسی). Springer. Retrieved 2013-05-26.
Xie, Yuan.; Cong, Jason.; Sapatnekar, Sachin (2010). 3-D Integrated Circuit Design (به انگلیسی). Springer. Retrieved 2013-05-26.
Berger, Arnold S. (2005). Hardware and Computer Organization (به انگلیسی). Elsevier. Retrieved 2013-05-26.
Seshan, Krishna (2012). Handbook of Thin Film Deposition (به انگلیسی). William Andrew. Retrieved 2013-05-26.

[1] Xie, Cong and Sapatnekar, 3-D Integrated Circuit Design, 263.

[2] Berger, Hardware and Computer Organization, 427.

[3] Seshan, Handbook of Thin Film Deposition, 37.

[4] Tummala, Rymaszewski and Klopfenstein, Microelectronics Packaging Handbook: Semiconductor packaging, 11-22.

[5] Lu, Du and Sapatnekar, Layout Optimization in VLSI Design, 68.

[۱]

[۲]

[۳]

[۴]

[۵]