ولتاژ آستانه

ولتاژ آستانه، معمولاً به عنوان V_th، یک ترانزیستور اثر میدان (FET)، حداقل ولتاژ گیت به سورس _{(آستانه)}V_GS است که برای ایجاد یک مسیر هادی بین پایانه‌های سورس و درین مورد نیاز است. این یک عامل مهم برای مقیاس‌بندی برای حفظ بازدهی توان است.

هنگام مراجعه به ترانزیستور اثر میدان پیوندی (JFET)، معمولاً به‌جای ولتاژ آستانه به آن «ولتاژ پینچ-آف» یا «ولتاژ گرفتگی» گفته می‌شود. این مسئله تا حدی گیج کننده است زیرا از پینچ-آف در ترانزیستور اثر میدان با گیت عایق‌شده (IGFET) به گرفتگی کانال اشاره به این دارد که منجر به رفتار اشباع جریان تحت بایاس سورس-گیت بالا می‌شود، حتی اگر جریان هرگز خاموش نشود. بر خلاف گرفتگی، اصطلاح ولتاژ آستانه واضح است و در هر ترانزیستور اثر میدانی به همان مفهوم اشاره دارد.

اثر بدنه ویرایش

اثر بدنه تغییر در ولتاژ آستانه با مقداری تقریباً برابر با تغییر ولتاژ سورس-بدنه $V_{SB}$ است. زیرا بدنه بر ولتاژ آستانه تأثیر می‌گذارد (هنگامی که به سورس وصل نشده باشد). می‌توان از آن به عنوان گیت دوم یاد کرد و گاهی از آن به عنوان گیت پشتی نیز یاد میشود و بر این اساس اثر بدنه را گاهی اوقات اثر گیت پشتی می‌نامند.^[۱]

برای حالت تقویت‌کننده ان‌ماس ماسفت، اثر بدنه بر روی ولتاژ آستانه مطابق مدل شیچمن-هاجز محاسبه می‌شود،^[۲] که برای گره‌های فرایند قدیمی‌تر دقیق است، ^{^{[نیازمند شفاف‌سازی]}} با استفاده از معادله زیر:

V_{TN}=V_{TO}+\gamma \left({\sqrt {\left|V_{SB}+2\phi _{F}\right|}}-{\sqrt {\left|2\phi _{F}\right|}}\right)

در این‌جا $V_{TN}$ ولتاژ آستانه هنگام بایاس زیرلایه وجود دارد، $V_{SB}$ بایاس زیرلایه سورس به بدنه، $2\phi _{F}$ پتانسیل سطح، و $V_{TO}$ ولتاژ آستانه برای بایاس زیرلایه صفر، $\gamma =\left(t_{ox}/\epsilon _{ox}\right){\sqrt {2q\epsilon _{\text{Si}}N_{A}}}$ پارامتر اثر بدن، $t_{ox}$ ضخامت اکسید، $\epsilon _{ox}$ گذردهی اکسید، $\epsilon _{\text{Si}}$ گذردهی سیلیسیم، $N_{A}$ غلظت آلایش، $q$ بار الکترون است.

وابستگی به تغییر تصادفی آلایش ویرایش

تغییر تصادفی آلایش (RDF) نوعی تغییر فرایندی است که ناشی از تغییر در غلظت ناخالصی کاشته شده‌است. در ترانزیستورهای ماسفت، RDF در ناحیه کانال می‌تواند خواص ترانزیستور، به ویژه ولتاژ آستانه را تغییر دهد. در فناوری‌های جدید فرایند، RDF تأثیر بیشتری دارد زیرا تعداد کل آلایش‌ها کمتر است.^[۳]

به منظور از بین بردن تغییر ناگهانی که منجر به تغییر ولتاژ آستانه بین قطعات تحت همان فرایند تولید می‌شود، کارهای تحقیقاتی در حال انجام است.^[۴]

جستارهای وابسته ویرایش

منابع ویرایش

↑ Marco Delaurenti, PhD dissertation, Design and optimization techniques of high-speed VLSI circuits (1999)) بایگانی‌شده در ۲۰۱۴-۱۱-۱۰ توسط Wayback Machine
↑ «NanoDotTek Report NDT14-08-2007, 12 August 2007» (PDF). بایگانی‌شده از اصلی (PDF) در ۱۶ مه ۲۰۱۷. دریافت‌شده در ۱۸ ژوئیه ۲۰۲۰.
↑ Asenov, A. Huang,Random dopant induced threshold voltage lowering and fluctuations in sub-0.1 μm MOSFET's: A 3-D “atomistic” simulation study, Electron Devices, IEEE Transactions, 45, Issue: 12
↑ Asenov, A. Huang,Suppression of random dopant-induced threshold voltage fluctuations in sub-0.1-μm MOSFET's with epitaxial and δ-doped channels, Electron Devices, IEEE Transactions, 46, Issue: 8

پیوند به بیرون ویرایش

سخنرانی آنلاین در مورد: ولتاژ آستانه و ظرفیت‌های ماسفت توسط دکتر لوندستروم

[1] Marco Delaurenti, PhD dissertation, Design and optimization techniques of high-speed VLSI circuits (1999)) بایگانی‌شده در ۲۰۱۴-۱۱-۱۰ توسط Wayback Machine

[2] «NanoDotTek Report NDT14-08-2007, 12 August 2007» (PDF). بایگانی‌شده از اصلی (PDF) در ۱۶ مه ۲۰۱۷. دریافت‌شده در ۱۸ ژوئیه ۲۰۲۰.

[3] Asenov, A. Huang,Random dopant induced threshold voltage lowering and fluctuations in sub-0.1 μm MOSFET's: A 3-D “atomistic” simulation study, Electron Devices, IEEE Transactions, 45, Issue: 12

[4] Asenov, A. Huang,Suppression of random dopant-induced threshold voltage fluctuations in sub-0.1-μm MOSFET's with epitaxial and δ-doped channels, Electron Devices, IEEE Transactions, 46, Issue: 8

[۱]

[۲]

[۳]

[۴]