بسته‌بندی سطح‌ویفر
بسته‌بندی سطح‌ویفر (به انگلیسی: Wafer-level packaging) (اختصاری دبلیوال‌پی) فرآیندی در ساخت مدار مجتمع است که در آن اجزای بسته‌بندی، قبل از اینکه ویفر - که آی‌سی روی آن ساخته‌شده است - برش داده شود، به یک مدار مجتمع (IC) وصل می‌شوند. در دبلیوال‌پی، لایه‌های بالایی و پایینی بسته‌بندی و برجستگی‌های لحیم‌کاری درحالی‌که هنوز در ویفر هستند به مدارهای مجتمع متصل می‌شوند. این فرایند با یک فرایند مرسوم متفاوت است، که در آن ویفر قبل از اتصال اجزای بسته‌بندی به مدارها جداگانه (دای) بریده می‌شود.
دبلیوال‌پی اساساً یک فناوری بسته مقیاس‌تراشه‌ای (سی‌اس‌پی) واقعی است، زیرا بسته به‌دست آمده عملاً به اندازه دای است. بسته‌بندی سطح‌ویفر امکان یکپارچه‌سازی برساخت ویفر، بسته‌بندی، آزماش و درون‌سازی در سطح ویفر را فراهم می‌کند تا فرایند ساخت افزاره از آغاز سیلیکون تا ارسال به مشتری را ساده‌تر کند. از سال ۲۰۰۹، یک روش استاندارد صنعتی بسته‌بندی سطح‌ویفر وجود ندارد.
یکی از زمینه‌های کاربردی اصلی دبلیوال‌پی‌ها استفاده از آنها در گوشی‌های هوشمند به دلیل محدودیت‌های اندازه است. به عنوان مثال، آیفون ۵ اپل حداقل یازده دبلیوال‌پی مختلف دارد، سامسونگ گلکسی اس ۳ دارای ۶ دبلیوال‌پی و اچ‌تی‌سی وان ایکس دارای ۷ عدد است. عملکردهای ارائه شده دبلیوال‌پی در تلفن‌های هوشمند شامل حسگرها، مدیریت انرژی و بی‌سیم است.[۱] شایعه شده بود که آیفون ۷ از فناوری بسته‌بندی سطح‌ویفر با گنجایش‌خروجی برای دستیابی به مدل نازک‌تر و سبک‌تر استفاده می‌کند.[۲][۳] [نیازمند به‌روزرسانی است]
بسته‌بندی مقیاس تراشه‌ای سطح‌ویفر (دبلیوال‌سی‌اس‌پی) کوچک‌ترین بسته موجود در حال حاضر در بازار است و توسط شرکت‌های OSAT (برون‌سپاری مونتاژ و آزمایش نیم‌رساناها) مانند مهندسی نیمه هادی پیشرفته (ASE) تولید می‌شود.[۴] بسته دبلیوال‌سی‌اس‌پی فقط یک دای بدون‌روکش با یک لایه بازتوزیع (آردی‌ال، میان‌نهادنده یا گام آی/او) برای مرتب کردن مجدد پایه‌ها یا اتصالات‌ها روی دای است تا بتوانند به اندازه کافی بزرگ باشند و فاصله کافی داشته باشند تا بتوانند درست مانند یک بسته آرایه مشبک توپی (بی‌جیی‌ای) مدیریت شود.[۵] آردی‌ال اغلب از پلی‌آمید یا پلی بنزوکسازول با مس روی سطح آن ساخته می‌شود.[۶]
دو نوع بسته‌بندی در سطح ویفر وجود دارد: گنجایش‌ورودی و گنجایش‌خروجی. بسته‌های دبلیوال‌سی‌اس‌پی با گنجایش‌ورودی دارای یک میان‌نهادنده است که به اندازه دای است، در حالی که بسته‌های دبلیوال‌سی‌اس‌پی با گنجایش‌خروجی دارای یک میان‌نهادنده بزرگ‌تر از دای هستند، مشابه بسته‌های بی‌جیی‌ای معمولی، تفاوت در ساخت میان‌نهادنده است. به جای اینکه دای به آن متصل شود و با استفاده از روش تراشه برگردان، مستقیماً بالای دای قرار گیرد. این موضوع در بسته‌های دبلیوال‌سی‌اس‌پی گنجایش‌ورودی نیز صادق است.[۷][۸] در هر دو مورد، دای با میان‌نهادندهٔ خود ممکن است با مواد محصورکننده‌ای مانند اپوکسی پوشانده شود. بسته‌های گنجایش‌خروجی در مواردی استفاده می‌شوند که بسته‌های گنجایش‌ورودی قادر به برقراری اتصالات کافی با هزینهٔ مشخص نیستند.[۹]
در فوریه ۲۰۱۵، کشف شد که یک تراشه دبلیوال‌سی‌اس‌پی در رزبری پای ۲ با لامپ زنون (یا هر فلش درخشان نور موج‌بلند دیگر) مشکل دارد که باعث ایجاد اثر فوتوالکتریک در تراشه می‌شود.[۱۰] بنابراین، توجه دقیق در مورد قرارگرفتن در معرض نور با درخشش زیاد باید با بسته‌بندی سطح‌ویفر انجام شود.
جستارهای وابسته
ویرایشمنابع
ویرایش- ↑ Korczynski, Ed (2014-05-05). "Wafer-level packaging of ICs for mobile systems of the future". Semiconductor Manufacturing & Design Community. Archived from the original on 2018-08-16. Retrieved 2018-09-24.
- ↑ By Aaron Mamiit, Tech Times. “Apple Wants a Slimmer iPhone 7 and Will Reportedly Use Fan-Out Packaging Technology. ” April 1, 2016. Retrieved April 8, 2016.
- ↑ By Yoni Heisler, BGR. “Report details new tech Apple is using to make the iPhone 7 thinner and lighter. ” March 31, 2016. Retrieved April 14, 2016.
- ↑ By Mark LaPedus, Semiconductor Engineering. “Fan-Out Packaging Gains Steam. ” November 23, 2015. Retrieved May 23, 2016.
- ↑ "Wafer Level Chip Scale Package (WLCSP)" (PDF). www.nxp.com. Retrieved 2023-11-19.
- ↑ https://semiengineering.com/improving-redistribution-layers-for-fan-out-packages-and-sips/
- ↑ "Stats ChipPAC - Wafer Level CSP (WLCSP) - a FIWLP Technology". www.statschippac.com.
- ↑ "WLCSP Overview, Market and Applications". November 11, 2018.
- ↑ https://semiengineering.com/fan-out-wars-begin/
- ↑ By Leon Spencer, ZDNet. “Raspberry Pi 2 power crashes when exposed to xenon flash. ” February 9, 2015. Retrieved February 5, 2016.
بیشتر خواندن
ویرایش- Shichun Qu; Yong Liu (2014). Wafer-Level Chip-Scale Packaging: Analog and Power Semiconductor Applications. Springer. ISBN 978-1-4939-1556-9.