واحد محاسبه و منطق

واحد محاسبه و منطق (به انگلیسی: Arithmetic logic unit (ALU))، یک مدار ترکیبی دیجیتال است که عملیات حساب و منطق را روی اعداد دودویی اینتیجر انجام می‌دهد. این در حالیست که واحد اعداد اعشاری مربوط به اعداد اعشاری می باشد. واحد محاسبه و منطق یک قطعهٔ سازنده ی اساسی برای بسیاری از مدارهای محاسباتی از جمله واحد پردازش مرکزی کامپیوتر (به انگلیسی: CPU)، و FPU ها و واحد پردازنده‌ی گرافیکی(به انگلیسی: GPU) است.

نماد ALU
نمایش سمبولیک ALU و سیگنال های ورودی و خروجی آن که با فلش های رو به داخل و رو به خارج ALU نمایش داده شده است. هر فلش نمایانگر یک یا بیش از یک سیگنال است. سیگنال های کنترل از چپ وارد می شوند و سیگنال های وضعیت از راست خارج می شوند. داده ها از بالا به پایین جریان دارند.

ورودی های ALU داده هایی هستند که قرار است روی آن ها عملیات انجام گیرد که عملوند (به انگلیسی: operand) نام دارند و نوع عملیات مورد نظر می باشد. خروجی ALU حاصل این عملیات است. در بسیاری از طراحی ها، ALU حاوی ورودی ها و خروجی های وضعیت یا هردو نیز هست که بترتیب اطلاعاتی را در رابطه با وضعیت قبلی یا وضعیت کنونی بین ALU و رجیستر وضعیت خارجی منتقل می کنند.

سیگنال هاویرایش

ALU دارای طیفی از شبکه های ورودی و خروجی است که رساناهایی الکتریکی هستند و برای انتقال سیگنال های دیجیتال بین ALU و مدار خارجی استفاده می شوند. هنگامیکه ALU در حال عملیات است، مدارهای خارجی سیگنال هایی را به ALU اعمال می کنند و در پاسخ، ALU از طریق خروجی هایش سیگنال هایی را تولید و به مدار خارجی منتقل می کند.

دادهویرایش

یک ALU پایه دادای سه گذرگاه داده ی موازی از جمله دو اپراند ورودی (A و B) و یک خروجی حاصل (Y) است. هر گذرگاه داده شامل گروهی از سیگنال ها است که یک عدد اینتیجر باینری را منتقل می کنند. بطور معمول، پهنای گذرگاه(تعداد سیگنال های تشکیل دهنده ی هر گذرگاه) A و B و Y مشابهند و با اندازه ی کلمه ی مدار خارجی(مثلا CPU احاطه گر یا سایر پردازش گر ها) منطبق هستند.

آپ‌کدویرایش

ورودی آپ کد یک گذرگاه موازی است که کد انتخاب عملیات را که یک مقدار عددی است به ALU منتقل می کند. این مقدار عددی، نوع عملیات حساب یا منطق دلخواه را که قرار است توسط ALU اجرا شود، مشخص می کند. اندازه ی آپ کد(یعنی پهنای گذرگاه آن) نشاندهنده ی حداکثر تعداد عملیاتی است که توسط ALU قابل انجام است. برای مثال یک آپ کد چهار بیتی می تواند تا شانزده عملیات مختلف را در ALU مشخص کند. بطور کلی، آپ کد ALU مشابه آپ کد زبان ماشین نیست، اگرچه در برخی موارد، ممکن است بطور مستقیم بشکل یک bit field در داخل یک آپ کد زبان ماشین کدگذاری شود.

وضعیتویرایش

خروجی هاویرایش

خروجی های وضعیت ، سیگنال های منفرد مختلفی هستند که حاوی اطلاعاتی پیرامون نتیجه ی عملیات کنونی ALU هستند. ALU های دارای کاربرد عمومی، بطور معمول حاوی سیگنال های وضعیت زیر هستند:

رقم انتقالی خارجی(به انگلیسی: carry out): که رقم انتقالی حاصل از عملیات جمع، رقم قرض حاصل از عملیات تفریق، یا بیت سرریز از یک عملیات جابجایی را منتقل می کند.

صفر: نشان می دهد که تمام بیت های Y صفر منطقی هستند.

منفی: نشان می دهد نتیجه ی یک عملیات حسابی منفی است.

سرریز: نشان می دهد نتیجه ی یک عملیات حسابی بیشتر از محدوده ی رقمی Y شده است.

زوجیت/فردیت(به انگلیسی: parity): نشان می دهد که آیا تعداد زوج یا فردی از بیت ها در Y یک منطقی هستند.

در پایان هر عملیات ALU، سیگنال های خروجی وضعیت معمولا در رجیسترهای خارجی ذخیره می شوند تا برای عملیات بعدی در ALU (مثلا پیاده سازی محاسبه ی دقیق چند مرحله ای (به انگلیسی: multiple-precision arithmetic)) یا برای کنترل انشعاب شرطی(به انگلیسی: conditional branching) در دسترس باشند.

مجموعه ی رجیسترهای بیت که خروجی های وضعیت را ذخیره می کنند معمولا بشکل یک رجیستر چند بیتی منفرد در نظر گرفته می شوند که به آن رجیستر وضعیت یا رجیستر کد وضعیت گفته می شود.

ورودی هاویرایش

ورودی های وضعیت باعث می شوند تا اطلاعات اضافه برای ALU در زمان انجام یک عملیات فراهم شود. بطور معمول، این ورودی یک بیت انتقالی ورودی منفرد است که همان بیت ذخیره شده از یک عملیات قبلی ALU است.

عملیات مدارویرایش

واحد محاسبه و منطق یک مدار منطقی ترکیبی است، به این معنی که خروجی های آن در پاسخ به تغییرات ورودی بطور غیر همزمان تغییر می کند. در عملیات نرمال، سیگنال های پایدار به تمام ورودی های ALU اعمال می شود و هنگامیکه زمان کافی یا همان زمان تاخیر انتشار(به انگلیسی: propagation delay) گذشته باشد تا سیگنال ها در مدار ALU منتشر شوند، آنگاه نتیجه ی عملیات ALU در خروجی آن ظاهر می شود. مدار خارجی متصل به ALU باعث می شود تا از پایداری سیگنال های ورودی ALU در طی عملیات مطمئن شویم و همچنین زمان کافی به سیگنال ها می دهد تا قبل از دریافت نتیجه ی ALU، در مسیر ALU منتشر شوند.

بطور کلی، مدار خارجی با اعمال سیگنال ها به ورودی های ALU، آن را کنترل می کند. بطور معمول، مدار خارجی از منطق ترتیبی برای کنترل عملیات ALU استفاده می کند. سرعت و ریتم این مدار ترتیبی توسط یک سیگنال ساعت با فرکانس نسبتا پایین تنظیم می شود تا زمان کافی برای تولید خروجی های ALU در بدترین شرایط فراهم باشد. برای مثال یک CPU با متصل کردن و مسیردهی عملوندها از منبع( که معمولا رجیسترها هستند) به ورودی های عملوند ALU یک عملیات جمع را در ALU آغاز می کند و بطور همزمان، واحد کنترل یک مقدار مشخص را به ورودی آپ کد ALU می دهد تا عمل جمع را انجام دهد. همچنین، بطور همزمان، CPU، خروجی حاصل ALU را به یک رجیستر مقصد که مقدار جمع را دریافت می کند، وصل و مسیردهی می کند. سیگنال های ورودی ALU، که تا زمان ساعت بعدی پایدار نگه داشته می شوند، در تمام ALU منتشر می شوند و به رجیستر مقصد می رسند، این در حالی است که CPU منتظر ساعت بعدی است. با فرا رسیدن ساعت بعدی، رجیستر مقصد نتیجه ی ALU را ذخیره می کند و از آنجاییکه عملیات ALU کامل شده است، ورودی های ALU ممکن است برای عملیات بعدی ALU آماده شوند.

توابعویرایش

بطور معمول، تعدادی توابع منطقی اساسی و محاسباتی تک بیتی توسط ALU ها پشتیبانی می شوند. ALU های پایه ای و با کاربرد عمومی معمولا از این عملیات پشتیبانی می کنند:

عملیات حسابیویرایش

جمع: A و B با هم جمع می شوند و حاصلجمع در Y و بیت انتقالی خروجی ظاهر می شود.

جمع همراه با بیت انتقالی: A و B و بیت انتقالی ورودی با هم جمع می شوند و حاصل جمع در Y و بیت انتقالی خروجی ظاهر می شود.

تفریق: B از A کم می شود (یا بالعکس) و تفاوت در Y و بیت انتقالی خروجی ظاهر می شود. برای این تابع، بیت انتقالی خروجی بطور موثری یک نشان گر برای "قرض" است. این عمل ممکن است برای مقایسه ی اندازه های A و B نیز استفاده شود. در چنین مواردی، خروجی Y ممکن است توسط پردازنده نادیده گرفته شود، چون برای پردازنده فقط بیت های وضعیت (خصوصا صفر و منفی) حاصل از عملیات اهمیت دارد.

تفریق همراه با بیت قرضی: B از A همراه (یا بالعکس) با قرض( ورودی انتقالی) کم می شود و تفریق حاصل در Y همراه با خروجی انتقالی (خروجی قرض) نمایان می شود.

مکمل دو(نفی کردن): A (یا B) از صفر کم می شود و تفاوت در Y نمایان می شود.

افزایش: به A (یا B) یک واحد اضافه می شود و حاصل آن در Y نمایش داده می شود.

کاهش: از A یا B یک واحد کم می شود و مقدار حاصل در Y نمایان می شود.

عبور از طریق : تمام بیت های A (یا B) بدون تغییر در Y ظاهر می شوند. این عمل بطور معمول برای تعیین پریتی عملوند و یا مشخص کردن صفر یا منفی بودن عملوند و یا وارد کردن عملوند به داخل یک رجیستر پردازنده استفاده می شود.

عملیات منطقی بیت به بیت(به انگلیسی: bitwise)ویرایش

AND: حاصل A "و" B که در Y نمایش داده می شود.

OR: حاصل A "یا" B در Y نمایش داده می شود.

Exclusive -OR (یا انحصاری) : حاصل A XOR B در Y نمایش داده می شود.

مکمل یک: تمام بیت های A (یا B) معکوس شده و در Y نمایش داده می شود.

عملیات جابجایی بیتویرایش

مثال های جابجایی بیت برای یک ALU هشت بیتی
Type Left Right
Arithmetic shift    
Logical shift    
Rotate    
Rotate through carry    


عملیات جابجایی ALU موجب جابجایی عملوند A(یا B) به سمت چپ یا راست(بسته به آپ کد) شده و عملوند جابجا شده در Y ظاهر می شود. ALU های معمولی فقط می توانند عملوند را به اندازه ی موقعیت یک بیت جابجا کنند، درحالیکه ALU های پیچیده با استفاده از جابجاگرهای بشکه ای می توانند در یک عملیات عملوند را به تعداد بیت های دلخواه جابجا کنند. در تمام عملیات جابجایی تک بیتی، بیت خارج شده از عملوند به شکل خروجی انتقالی نمایان می شود. مقدار بیت وارد شده به داخل عملوند بستگی به نوع جابجایی دارد.

شیفت محاسباتی: عملوند به شکل یک اینتیجر مکمل دو در نظر گرفته می شود؛ به این معنی که مهمترین بیت همان بیت علاممت است و حفظ می شود.

شیفت منطقی: یک صفر منطقی به داخل عملوند جابجا می شود. این نوع برای جابجایی اینتیجرهای بدون علامت استفاده می شود.

چرخش: عملوند به شکل یک بافر حلقوی از بیت ها در نظر گرفته می شود؛ بطوریکه کم ارزش ترین و با ارزش ترین بیت های آن بطور موثری در مجاورت هم هستند.

چرخش از طریق بیت انتقالی: بیت انتقالی و عملوند مجموعا به شکل یک بافر حلقوی از بیت ها در نظر گرفته می شوند.

کاربردهاویرایش

محاسبه ی چند دقتیویرایش

در محاسبات جبری اینتیجر، محاسبه ی دقیق چند مرحله ای الگوریتمی است که بر روی اینتیجرهای صورت می گیرد که بزرگتر از اندازه ی کلمه ی ALU هستند. به این صورت که، این الگوریتم هر عملوند را بصورت یک مجموعه ی منظم از بخش هایی با اندازه ی ALU که از با ارزش ترین به کم ارزش ترین (یا بالعکس) مرتب شده اند در نظر می گیرد. برای مثال، در رابطه با یک ALU ی ۸ بیتی، اینتیجر ۲۴ بیتی 0x123456 به سه قسمت ۸ بیتی تقسیم می شود:

0x12 (با ارزش ترین ), 0x34, و 0x56 (کم ارزش ترین). از آنجاییکه سایز یک قسمت دقیقا برابر با سایز کلمه ی ALU است، ALU می تواند مستقیما روی این قسمت از عملوند محاسبه انجام دهد. الگوریتم از ALU استفاده می کند تا مستقیما روی قسمت های خاص عملوند محاسبه انجام دهد و بنابراین یک قسمت مرتبط (یک تکه) از نتیجه ی چند دقتی را تولید می کند. هر تکه بعد از تولید شدن، در ناحیه ی مرتبطی از حافظه که به حاصل چند دقتی اختصاص داده شده است، نوشته می شود. این فرایند برای تمام قسمت های عملوند تکرار می شود به گونه ای که مجموعه ی کاملی از قطعات تولید شود که حاصل یک عملیات دقیق چند پاره است.

در عملیات محاسباتی(مثلا جمع یا تفریق)، با فراخوان یک عملیات ALU روی بخش های کم ارزش تر عملوند ، الگوریتم آغاز می شود و بدین گونه یک قطعه ی کم ارزش و یک بیت انتقالی خروجی تولید می شود. الگوریتم، قطعه ی مورد نظر را در حافظه ی مربوطه می نویسد، درحالیکه ماشین وضعیت پردازنده، بطور معمول بیت انتقالی خروجی را در یک رجیستر وضعیت ALU ذخیره می کند. الگوریتم سپس سراغ قطعه ی بعدی از مجموعه ی هر عملوند می رود و عملیاتی را از ALU بر روی این قطعه ها همراه با بیت انتقالی ذخیره شده از عملیات قبلی ALU فراخوان می کند و در نتیجه قطعه ای دیگر (با ارزش تر ) و یک بیت انتقالی خروجی تولید می کند. همانند قبل، بیت انتقالی در رجیستر وضعیت ذخیره می شود و قطعه ی تولید شده در حافظه ی اختصاص داده شده نوشته می شود. این فرایند ادامه پیدا می کند تا زمانیکه تمام قطعات عملوند پردازش می شوند ، در نتیجه مجموعه ی کاملی از قطعات در حافظه تولید می شود که همان نتیجه ی محاسبه ی چند دقتی است.

در عملیات جابجایی چند دقتی ، ترتیب پردازش قطعات عملوند بستگی به جهت جابجایی دارد. در عمیات جابجایی رو به چپ، قطعات با ارزش کمتر اول پردازش می شوند ، چون کم ارزش ترین بیت هر قطعه -که از طریق بیت انتقالی ذخیره شده منتقل می شود _ باید از با ارزش ترین بیت کم ارزش ترین عملوندی که پیش از آن به سمت چپ جابجا شده است، بدست آید. بالعکس، در عملیات جابجایی به راست، عملوند ها از بخش با ارزش تر پردازش می شوند، چون با ارزش ترین بیت هر قطعه باید از کم ارزش ترین بیت با ارزش ترین عملوندی که پیش از آن به سمت راست جابجا شده بدست آید.

در عملیات منطقی بیت به بیت (نظیر AND منطقی و OR منطقی)، قطعات عملوند را می توان به هر ترتیب دلخواهی پردازش کرد، چون هر قطعه فقط به قطعات عملوند متناظر بستگی دارد(بیت انتقالی ذخیره شده از عملیات پیشین ALU نادیده گرفته می شود).

منابع