مجموعه دستورالعمل: تفاوت میان نسخه‌ها
محتوای حذف‌شده محتوای افزوده‌شده
جزبدون خلاصۀ ویرایش |
|||
خط ۱۲۸:
* ۲. طراحی های دیگر از روتین های ریزکد یا جداول (یا هر دو) برای این کار استفاده می‌کنند- به طور معمول به شکل [[حافظه تنها خواندنی|ROM]] های روی چیپ یا PLA ها یا هر دو (اگرچه به طور تاریخی RAM ها و ROM های جداگانه استفاده شده اند). Western Digital MCP-1600 یک مثال قدیمی است که از یک ROM اختصاصی مجزا برای میکرو کد استفاده می کند.<br>
برخی طراحی ها از ترکیبی از طراحی شش میخه و میکروکد برای واحد کنترل استفاده می کنند.
برخی طراحی های پردازنده از یک مخزن کنترل قابل نوشتن (writable control store) استفاده می کنند- آنها مجموعه دستورالعمل مورد نظر را در یک RAM قابل نوشتن یا فلش، در داخل پردازنده (مثلاً پردازنده Rekursiv ) یا یک FPGA (
یک ISA را می توان در نرم افزار با استفاده از یک [[مفسر (رایانه)|تفسیرگر]] شبیه سازی کرد. به طور طبیعی، به دلیل سربار ناشی از تفسیر، این روش کندتر از اجرای مستقیم برنامه ها روی سخت افزار شبیه سازی شده است، مگر اینکه سخت افزاری که شبیه ساز را اجرا می کند، چندین برابر سریع تر باشد. امروزه به طور رایجی، فروشندگان ISAها یا ریز معماری های جدید، شبیه سازهای نرم افزاری را پیش از آماده شدن پیاده سازی سخت افزاری، در اختیار توسعه دهندگان نرم افزار قرار می دهند. <br>
معمولاً جزئیات پیاده سازی مورد نظر، تاثیر بسیاری روی دستورالعمل های خاص انتخاب شده برای مجموعه دستورالعمل مورد نظر دارند. برای مثال، بسیاری از پیاده سازی های [[خط لوله (رایانه)|خط تولید]] دستورالعمل، فقط اجازه می دهند تا یک بارگذاری حافظه یا ذخیره سازی حافظه به ازای هر دستورالعمل انجام شود، که منجر به معماری بارگیری-ذخیره سازی (RISC) می شود. به عنوان مثال دیگر، برخی روش‌های ابتدایی پیاده سازی خط تولید دستورالعمل، منجر به یک درگاه تاخیر ( delay slot) شد. <br>
| |||