مجموعه دستورالعمل: تفاوت میان نسخه‌ها

محتوای حذف‌شده محتوای افزوده‌شده
خط ۱۳۳:
برخی طراحی های پردازنده از یک مخزن کنترل قابل نوشتن (writable control store) استفاده می کنند- آنها مجموعه دستورالعمل مورد نظر را در یک RAM قابل نوشتن یا فلش، در داخل پردازنده (مثلاً پردازنده Rekursiv ) یا یک FPGA (رایانش قابل پیکربندی) کامپایل می کنند. <br>
یک ISA را می توان در نرم افزار با استفاده از یک [[مفسر (رایانه)|تفسیرگر]] شبیه سازی کرد. به طور طبیعی، به دلیل سربار ناشی از تفسیر، این روش کندتر از اجرای مستقیم برنامه ها روی سخت افزار شبیه سازی شده است، مگر اینکه سخت افزاری که شبیه ساز را اجرا می کند، چندین برابر سریع تر باشد. امروزه به طور رایجی، فروشندگان ISAها یا ریز معماری های جدید، شبیه سازهای نرم افزاری را پیش از آماده شدن پیاده سازی سخت افزاری، در اختیار توسعه دهندگان نرم افزار قرار می دهند. <br>
معمولاً جزئیات پیاده سازی مورد نظر، تاثیر بسیاری روی دستورالعمل های خاص انتخاب شده برای مجموعه دستورالعمل مورد نظر دارند. برای مثال، بسیاری از پیاده سازی های [[خط لوله (رایانه)|خط تولیدلوله]] دستورالعمل، فقط اجازه می دهند تا یک بارگذاری حافظه یا ذخیره سازی حافظه به ازای هر دستورالعمل انجام شود، که منجر به معماری بارگیری-ذخیره سازی (RISC) می شود. به عنوان مثال دیگر، برخی روش‌های ابتدایی پیاده سازی خط تولیدلوله دستورالعمل، منجر به یک درگاه تاخیر ( delay slot) شد. <br>
نیاز روز افزون به [[پردازشگر سیگنال دیجیتال|پردازش سیگنال دیجیتال]] با سرعت بالا، جهت رویه را معکوس کرده است و باعث شده است تا پیاده سازی دستورالعمل ها به شیوه های خاصی انجام گیرد. برای مثال، دستورالعمل MACH در یک پردازشگر سیگنال دیجیتال، برای انجام سریع فیلترهای دیجیتال، باید از یک نوع [[معماری هاروارد]] استفاده کند، که به طور همزمان یک دستورالعمل و دو کلمه داده را استخراج می کند و نیازمند یک ضرب کننده ی ضرب کن-جمع کن (multiply–accumulate) تک چرخه ای است.