مجموعه دستورالعمل: تفاوت میان نسخهها
محتوای حذفشده محتوای افزودهشده
جز ←تراکم کد |
|||
خط ۱۲۲:
کامپیوترهای با مجموعه دستورالعمل کاهش یافته ، RISC، برای اولین بار، به طور گسترده در زمان رشد سریع زیر سیستم های حافظه پیاده سازی شدند. آنها تراکم کد را قربانی می کنند تا مدار پیاده سازی را ساده کنند و سعی می کنند عملکرد را از طریق فرکانسهای بالاتر ساعت و رجیسترهای بیشتر افزایش دهند. یک دستورالعمل RISC، به طور معمول فقط یک عملیات انجام می دهد، نظیر "جمع" کردن رجیستر ها یا "بار گذاری" از یک مکان حافظه به داخل یک رجیستر. یک مجموعه دستورالعمل RISC، به طور معمول، دارای طول دستورالعمل ثابت است، در حالی که یک مجموعه دستورالعمل معمول CISC، دارای دستورالعملهایی با طول بسیار متغیر است. با این حال، از آنجایی که کامپیوترهای RISC، به طور معمول، نیازمند دستورالعملهای بیشتر و معمولاً طولانی تر برای پیادهسازی یک کار خاص هستند، لذا به طور ذاتی استفاده بهینه کمتری از پهنای باند گذرگاه و حافظههای نهان می کنند.
برخی معماری های مجموعه دستورالعمل RISC نهفته( embedded)، نظیر Thumb و AVR32 به طور معمول دارای تراکم بسیار بالایی هستند، که علت آن وجود یک تکنیک به نام "فشرده سازی کد" در آن ها است. این تکنیک دو دستورالعمل ۱۶ بیتی را در کنار هم در داخل یک کلمه ۳۲ بیتی بسته بندی می کند و سپس در مرحله کدگشایی، بسته بندی باز می شود و به شکل دو دستورالعمل اجرا می شود.<
''کامپیوترها با مجموعه دستورالعمل حداقل'' ( Minimal instruction set computers)، فرمی از ماشین پشته هستند که در آن تعداد اندکی دستورالعمل مجزا (۱۶ تا ۶۴) وجود دارد، به گونهای که چندین دستورالعمل را می توان در داخل یک کلمه ماشین جا داد. این نوع از هسته ها معمولاً برای پیاده سازی، نیاز به سیلیکون کمتری دارند. بنابراین، می توان آنها را به راحتی به فرم یک [[مدار مجتمع دیجیتال برنامهپذیر|آرایه ی درگاهی برنامه پذیر]] ( field-programmable gate array) یا چند هسته ای درآورد. تراکم کد MISC مشابه تراکم کد RISC است. مزیت تراکم بیشتر دستورالعمل، با وجود نیاز به دستورالعمل های بدوی بیشتر برای انجام یک کار، خنثی می شود.<br>
تحقیقاتی در رابطه با فشرده سازی قابل اجرا به عنوان یک مکانیسم برای بهبود تراکم کد انجام گرفته است. ریاضیات پیچیدگی کولموگروف، چالش ها و محدودیت های این مکانیسم را توصیف می کند.
|